减少设计和调试时间
加速开发进程
VHDL代码
提供丰富的通用参数
支持多种协议规范
可以在低成本FPGA上实现
由于Vivado IPI提供了GUI界面
支持图形化配置
MTSN IP核是一个灵活的HDL代码，可以生成TSN端点或TSN桥接实现。该IP提供了一组丰富的通用参数，以获得最佳的功能资源权衡。由于Vivado IPI提供了GUI界面，因此可以在VHDL级别或以图形方式配置这些通用项目。
以太网融合趋势下，工业、能源、汽车、航空航天和电信等领域在OT/IT网络中采用大规模的可操作性以太网解决方案。IPcore开发方案可以缩短客户产品的上市时间，降低设计风险
在IP核的开发过程中，面临着许多关键技术，比如IP核的规格定义、基于接口的设计、IP核测试存取结构标准、IP核的验证与打包等。对于IP核的验证，主要是建立参照模型和测试平台，然后进行回归测试和形式验证。这里参照的模型主要用于对系统功能进行验证以及和RTL模型的对照验证，该模型主要用Verilog HDL等语言来构造。测试平台的建立与子模块设计并行，搭建验证环境和开发测试用例，并针对IP核的行为级模型对测试环境和测试用例进行调试，从而同步准备好用来仿真测试RTL级IP核的验证环境和测试用例。
仿真和验证是开发任何高质量的基于 FPGA 的 RTL 编码过程的基础。在下方的文章中，我们将分享我们设计过程中的关键步骤，并将基于虹科以太网IP核产品组合进行介绍。
更多汽车干货
更多工业干货
加入交流群
