网络管理与监控
- 生成树协议:
- IEEE 802.1D 生成树协议 (STP)
- IEEE 802.1w 快速生成树协议 (RSTP)
- IEEE 802.1s 多生成树协议 (MSTP)
- 端口镜像: 支持基于会话(Session-based)的入站与出站端口镜像;可选仅镜像符合特定数据模式的过滤帧。
- 统计与寄存器:
- 提供用于管理和调试的每端口 MAC 及交换机统计信息
- 丰富的管理接口用于访问控制与统计寄存器(综合阶段可配置)
- 可配置 32 位或 64 位统计计数器宽度
- 支持统计计数器快照(Snapshot)功能
- 外部配置接口: 提供 I2C 主机接口(I2C Master),用于连接外部非易失性配置存储器(如 EEPROM)。
其他特性
其他特性
- 分布式交换架构 (DSA): 支持 DSA 帧标签打标(Frame Tagging),用于将特定应用消息合并至管理端口,以及将特定应用消息分发至指定端口;新增对自定义 DSA 功能(用户自定义打标/规则)的支持。
- 多 CPU 支持: 新增多 CPU DSA 帧处理功能(跨 CPU 负载均衡)。
- 管理端口专属转发: 支持已知特定协议帧或自定义帧在管理端口与各端口之间的专属双向转发。
- 快照功能: 支持统计计数器快照。
通讯接口
- MAC & 物理层接口:
- 集成 10M/100M/1000M MAC,可根据应用需求与各种 PHY 接口(如 MII、RMII、GMII、RGMII)配合使用
- 支持 10/100 Mbps 及 1 Gbps 速率
- SGMII / QSGMII 兼容性:
- 通过基于 GMII 的内部连接,可分别与 AMD LogiCORE™ SGMII IP 核及 LogiCORE™ QSGMII IP 核无缝兼容
- 支持 SGMII 或 QSGMII PHY 接口
- XGMII 兼容性: 支持 XGMII(10 Gigabit Media Independent Interface)。
- 可配置 AXI-Stream 接口: 支持多种数据速率与位宽组合:
- 10/100/1000 Mbps AXI-S 接口:数据总线宽度 8 bits @ 125 MHz
- 10/100/1000/2500/5000/10000 Mbps AXI-S 接口:数据总线宽度 32 bits @ 312.5 MHz
- 10/100/1000/2500/5000/10000 Mbps AXI-S 接口:数据总线宽度 64 bits @ 156.25 MHz
- 高速 PHY 接口支持:
- 通过基于内部 AXI-S 的连接,分别与 AMD LogiCORE™ USGMII IP 核及 LogiCORE™ 100/25G Ethernet Subsystem IP 核配合
- 兼容 USGMII(Universal Serial 10GE Media Independent Interface)或 10GBASE-R PHY 接口
流量管理
流量管理
- 具有自动MAC地址学习和老化的动态MAC表
- 静态MAC表
- 巨型帧管理
- 广播/多播风暴防护
- 每端口速率限制(广播、多播和单播流量)
- 基于端口的VLAN支持
- 优先级队列: 每个端口最高支持 8 个优先级队列(综合阶段选项)。
- 优先级分类与处理:
- 基于 PCP 位 (802.1p) 的优先级分类
- 基于 DSCP 位 (802.1p) 的优先级分类
- 基于 EtherType 的优先级分类
- 支持优先级重映射与重生成(Priority Remapping & Regeneration)
- 调度算法: 出站流量调度基于严格优先级(Strict Priority)算法。
- VLAN 处理: 支持基于 IEEE 802.1Q 标签及基于端口的 VLAN;支持接收时的 VLAN 操作(VLAN 插入)及发送时的 VLAN 操作(VLAN 移除/覆写)。
- 速率限制与风暴控制:
- 支持按端口基于令牌桶算法(Token Bucket)的入站与出站流量限速(Rate Limiting)
- 提供广播/组播风暴抑制(Storm Protection)
时间敏感网络
- 独立可使能: 各项 TSN 功能均可独立开启或禁用。
- 支持标准:
- IEEE 802.1AS – 时间与同步
- IEEE 802.1Qav – 基于信用的整形器 (CBS)
- IEEE 802.1Qbv – 时间感知整形器 (TAS)
- IEEE 802.1Qci – 每流过滤与警卫 (PSFP)
- IEEE 802.1CB – 面向可靠性的帧复制与消除 (FRER)
- IEEE 802.1Qcc – 流预留协议 (SRP) 增强与性能改进
时间同步
- PTP/TSN 标准支持: 符合 IEEE 802.1AS-2020 及 IEEE 1588 (PTP) 标准,最多支持 4 个 IEEE 802.1AS 时间域
- 外部参考时钟: 支持通过 10MHz 及 PPS 信号进行外部时间参考同步
- 传统 PTP 支持:
- 支持 Layer-2 及 Layer-3 (IPv4 和 IPv6) 的 IEEE 1588 透明时钟 (TC) 功能(支持 End-to-End 或 Peer-to-Peer 模式)
- 支持 Layer-2 及 Layer-3 (IPv4 和 IPv6) 的 IEEE 1588 边界时钟 (BC) 功能
技术支持、验证与交付物
技术支持、验证与交付物
- 技术支持(Technical Support)
- IP 授权中包含技术支持包,确保客户在产品开发和系统集成阶段能够与经验丰富的技术支持工程师建立直接沟通渠道。
- 验证(Verification)
- 所有 IP 核均经过严苛测试、硬件验证及真实环境验证,并采用以下三阶段验证流程:
- 实体/面向模块的仿真(Entity/Block-oriented simulation)
- 全局仿真(Global-oriented simulation)
- 板载硬件验证(In-hardware validation)
- 交付物(Deliverables)
- 加密 / 源码 RTL 代码
- 软件组件:驱动程序、配置 API 及软件协议栈
- 相关文档(IP 核与软件组件)
- (可选)网络测试台套件(Networking Testbench Suite, NTS)
- (可选)AMD Vivado™ 设计套件示例设计
支持的Xilinx FPGA评估板
SOC-E SocTek系列10G MTSN IP 内核可部署在以下 Xilinx 系列中。您可以在以下链接中找到不同的 Xilinx 产品表和选择指南:
- 7 系列(Zynq、Spartan、Artix、Kintex、Virtex)
- Ultrascale(Kintex、Virtex)
- Ultrascale+(Zynq MPSoC、Kintex、Virtex)
- Versal ACAP
在评估板方面,我们还推出了系统级模块( SoM ),可提供SOC-E 的 IP 内核的预加载设计。SOC-E可以提供基于 7 系列、Ultrascale 或 Ultrascale+ Xilinx FPGA 系列的 SoM。











产品推荐

SOC-E RelyUm系列
RELY-TSN-PCIe
TSN网卡

SOC-E RelyUm系列
RELY-TSN 4/12/20端口
TSN交换机

SOC-E RelyUm系列
RELY-TSN-LAB
TSN测试工具

SOC-E RelyUm系列
RELY-TSN-Configuator
TSN时间敏感网络配置工具
与时俱进 锐意创新——与虹科一起探索TSN的更多潜力
时间敏感网络(Time Sensitive Networking,TSN) ,是基于标准以太网架构演进的新一代网络技术,它以传统以太网为网络基础,通过时钟同步、数据调度、 网络配置等机制,提供确定性数据传输能力的数据链路层协议规范。与传统以太网相比,TSN能够提供微秒级确定性服务,降低整个通信网络复杂度,实现信息技术 (IT)与运营技术(OT)融合,其具有精准的时钟同步能力、确定性流量调度能力,以及智能开放的运维管理架构,可以保证多种业务流量的共网高质量传输, 兼具性能及成本优势,是未来网络的发展趋势。
目前,TSN技术在汽车、工业、轨道交通、航空航天领域有着较高的讨论热度,它作为一项非供应商绑定的实时通讯协议,我们认为TSN技术有着不错的应用前景。
欢迎联系我们与您一起探讨学习TSN技术与各行各业的结合,并积极推动更多落地应用,共同构建智能互联的新世界。