通讯接口
- MAC & 物理层接口：
- 集成 10M/100M/1000M MAC，可根据应用需求与各种 PHY 接口（如 MII、RMII、GMII、RGMII）配合使用
- 支持 10/100 Mbps 及 1 Gbps 速率
- SGMII / QSGMII 兼容性：
- 通过基于 GMII 的内部连接，可分别与 AMD LogiCORE™ SGMII IP 核及 LogiCORE™ QSGMII IP 核无缝兼容
- 支持 SGMII（串行千兆介素独立接口）或 QSGMII（四通道串行千兆介素独立接口）PHY 接口
- 内部总线：
- 具备 10/100/1000 Mbps AXI-Stream 接口
- 数据总线宽度为 8 bits @ 125 MHz
流量管理
流量管理
- 端口扩展： 集成以太网交换架构，最多可扩展支持 32 个端口（具体端口数量受设备可用资源限制）
- 无阻塞交换： 无头端阻塞（Head-of-Line, HoL）的交换架构。
- 过滤数据库（FDB）： 共享动态与静态过滤数据库，实现线速下的硬件 MAC 地址学习/老化以及查找，最高支持 9K 个绝对 MAC 地址（综合阶段可扩展）
- MAC 学习与转发：
- 支持独立 VLAN 学习 (IVL)
- 数据库中包含可搜索的 MAC 地址及相关信息
- 可编程基于端口掩码（Forwarding Port Mask）及 EtherType 的帧转发限制
- 静态组播帧过滤
- 支持 IGMP v1/v2 Snooping (IPv4) 进行组播帧过滤
- 支持自定义链路本地（Link-Local）类型帧的学习与转发
- 帧长支持： 标准帧长（最高 1528 字节），在内存允许的前提下支持最高 9018 字节的巨型帧（Jumbo Frames）
服务质量
- 优先级队列： 每个端口最高支持 8 个优先级队列（综合阶段选项）。
- 优先级映射与重生成：
- 支持根据入站端口、PCP 位 (802.1p)、IP 数据包 DSCP/TOS 位 (IPv4 TOS / IPv6 COS) 及 EtherType 进行优先级分类。
- 支持按端口将 PCP 或 DSCP 字段可编程重映射至内部优先级队列。
- 支持按端口进行可编程优先级重生成（Priority Regeneration）。
- 调度算法： 出站流量支持严格优先级（Strict Priority）或加权轮询（Weighted Round Robin, WRR）调度算法。
- VLAN 处理： 支持基于 IEEE 802.1Q 标签及基于端口的 VLAN，具有接收时的 VLAN 操作功能（VLAN 插入/删除/覆写）。
- 速率限制与风暴控制：
- 支持按端口基于 MAC 级别的入站帧过滤（根据目的 MAC 地址和/或 EtherType）
- 支持按端口基于令牌桶算法的入站吞吐量限速与帧速率限制
- 支持按端口基于基于信用的整形器 (CBS) 的出站吞吐量限速与帧速率限制
- 提供广播/组播风暴抑制（Storm Protection）
其他特性
- 分布式交换架构 (DSA)： 支持 DSA 帧标签打标（Frame Tagging），用于将特定应用消息合并至管理端口，以及从管理端口分发特定应用消息至指定端口。
- 管理端口专属转发： 支持已知特定协议帧或自定义帧在管理端口与各端口之间的专属双向转发
时间敏感网络特性
- 可独立使能： 各项 TSN 功能均可独立开启或禁用。
- 支持标准：
- IEEE 802.1AS – 时间与同步
- IEEE 802.1Qav – 基于信用的整形器 (CBS)
- IEEE 802.1Qbv – 时间感知整形器 (TAS)
- IEEE 802.1Qci – 每流过滤与警卫 (PSFP)
- IEEE 802.1CB – 面向可靠性的帧复制与消除 (FRER)
- IEEE 802.1Qbu / IEEE 802.3br – 帧抢占 (Frame Preemption)
- IEEE 802.1Qcc – 流预留协议 (SRP) 增强与性能改进
- 数据流识别： 支持 TSN 数据流识别（TSN Stream Identification）
时间同步
时间同步
- PTP/TSN 标准支持： 符合 IEEE 802.1AS-2020 及 IEEE 1588 (PTP) 标准，最多支持 4 个 IEEE 802.1AS 时间域
- 传统 PTP： 支持 Layer-2 和 Layer-3 (IPv4) 的 IEEE 1588 边界时钟 (BC) 模式
- 外部参考时钟： 支持通过 PPS 及 10MHz 参考时钟进行外部同步
网络管理与监控
网络管理与监控
- 生成树协议：
- IEEE 802.1D 生成树协议 (STP)
- IEEE 802.1w 快速生成树协议 (RSTP)
- IEEE 802.1s 多生成树协议 (MSTP)
- 端口镜像： 支持多会话端口镜像，包含入站（Ingress）与出站（Egress）镜像功能；可选仅镜像符合特定数据模式的过滤帧。
- 访问控制与安全：
- 支持通过 IEEE 802.1X 认证与基于 MAC 的过滤实现用户/网络端口级安全
- 主机访问控制，可限定仅允许用户指定的帧（基于目的 MAC 地址和/或 EtherType）访问
- 统计与寄存器：
- 提供用于管理和调试的每端口 MAC 及交换机统计信息
- 支持统计计数器快照（Snapshot）功能
- 丰富的管理接口用于访问控制与统计寄存器（综合阶段可配置）
- 可配置 32 位或 64 位统计计数器宽度
- 外部配置接口： 提供 I2C 主机接口（I2C Master），用于连接外部非易失性配置存储器（如 EEPROM）
技术支持、验证与交付物
技术支持、验证与交付物
- 技术支持（Technical Support）
- IP 授权中包含技术支持包，确保客户在产品开发和系统集成阶段能够与经验丰富的技术支持工程师建立直接沟通渠道。
- 验证（Verification）
- 所有 IP 核均经过严苛测试、硬件验证及真实环境验证，并采用以下三阶段验证流程：
- 实体/面向模块的仿真（Entity / Block-oriented simulation）
- 全局仿真（Global-oriented simulation）
- 板载硬件验证（In-hardware validation）
- 交付物（Deliverables）
- 加密 / 源码 RTL 代码
- 软件组件：驱动程序、配置 API 及软件协议栈
- 相关文档（IP 核与软件组件）
- （可选）网络测试台套件（Networking Testbench Suite, NTS）
- （可选）AMD Vivado™ 设计套件示例设计
支持的Xilinx FPGA评估板
SOC-E SocTek系列MTSN IP 内核可部署在以下 Xilinx 系列中。您可以在以下链接中找到不同的 Xilinx 产品表和选择指南：
- 7 系列（Zynq、Spartan、Artix、Kintex、Virtex）
- Ultrascale（Kintex、Virtex）
- Ultrascale+（Zynq MPSoC、Kintex、Virtex）
- Versal ACAP
此外，我们还开发了网络模块上的系统或网络模块。在这种情况下，我们为需要使用一体化解决方案来为其设备中引入时间敏感网络的客户提供M TSN套件解决方案。
产品推荐
SOC-E RelyUm系列
RELY-TSN-PCIe
TSN网卡
SOC-E RelyUm系列
RELY-TSN4/12/20
TSN交换机
SOC-E RelyUm系列
RELY-TSN-LAB
TSN测试工具
SOC-E RelyUm系列
RELY-TSN.Configurator
TSN时间敏感网络配置工具
与时俱进 锐意创新——与虹科一起探索TSN的更多潜力
时间敏感网络(Time Sensitive Networking，TSN) ，是基于标准以太网架构演进的新一代网络技术，它以传统以太网为网络基础，通过时钟同步、数据调度、 网络配置等机制，提供确定性数据传输能力的数据链路层协议规范。与传统以太网相比，TSN能够提供微秒级确定性服务，降低整个通信网络复杂度，实现信息技术 (IT)与运营技术(OT)融合，其具有精准的时钟同步能力、确定性流量调度能力，以及智能开放的运维管理架构，可以保证多种业务流量的共网高质量传输， 兼具性能及成本优势，是未来网络的发展趋势。
目前，TSN技术在汽车、工业、轨道交通、航空航天领域有着较高的讨论热度，它作为一项非供应商绑定的实时通讯协议，我们认为TSN技术有着不错的应用前景。
欢迎联系我们与您一起探讨学习TSN技术与各行各业的结合，并积极推动更多落地应用，共同构建智能互联的新世界。